自20世纪90年代以来软件无线电技术引发了移动通信领域的一场革新，数字下变频技术是软件无线电技术实现过程中的一个重要环节，其完成的任务主基金项目：国家高技术研究发展计划资助项目（2005AA1239要是：一方面将包含所有信道的宽带信号进行信道分离，分别提取需要的窄带信号；另一方面，对于分离的窄带信号，可以大大降低其采样速率，即降低数据量，缓解基带部分的处理压力。数字下变频功能框图如图），男，教授，研究方向为为数字通信。

　　1所示，当抽取率非常高时，一个理想的做法是多级实现，功能框图如所示。

　　抗混叠滤波器抽取器数字下变频功能框图取，RCF滤波器设计为3级级联的CE（CIC3）滤波器，完成2倍抽取。MatlaM方真结果（为避免内存溢出，仿真时频率用1000Hz代替1MHz以下不特别说明仿真条件相同，这种替代对均方误差有影响，但是不影响分析问题）表明此设计的均方误差为48X10-2，性能较差。进一步，内部信号处理单元由4个串联模块组成，分别为数字混频模块、CE2滤波器模块、CC5滤波器模块和RCF滤波器模块。

　　AD6624A滤波器组的限制，在该设计指标要求下，带内平坦程度不够，引起高频失真较严重。

　　方案二，采用FPGA实现数字下变频。

　　进一步，我们发现AD6624A的结构决定了其主要适合在宽带信号中以较高的抽取率提取窄带信号的情形，而在B3G移动通信系统中通常要求是以较低的抽取率降低宽带信号数据率，而并非提取窄带信号，因此，对于该情形，AD6624A不再是首选。在用FPGA实现数字下变频时，我们要针对AD6624A的弱点提出解决方案，关键的问题就是抽取滤波器的设计，而滤波器的设计要抓住这两个要点：第一，保证通带内平坦；第二，滤波器的任务是滤除数字混频的镜像频谱，因此，滤波器的过渡带并不要求非常陡峭，只要在满足通带平坦的情况下，阻带要有很高的衰减。为保证以上两个要求，FPGA实现数字下变频时采用一级32阶FIR滤波器作为抽取滤波器，而基于凯赛（KAEER）窗设计的FIR滤波器可以很好地满足要求。

　　FIR滤波器的具体参数如下：③凯赛窗参数P=7 865过渡带为‘：AD6624a的内部结构框图根据